北美智權股份有限公司

研磨、拋光是半導體晶片加工過程中的重要工藝。化學機械研磨或稱化學機械拋光(CMP，Chemical Mechanical Polishing)是積體電路製造過程中實現晶圓表面平坦化的關鍵技術。它主要是應用化學研磨液混配磨料的方式對半導體表面進行精密加工，而研磨劑的組成對製造晶片過程中晶圓表面研磨的均勻性、粗糙度等品質至關重要。旭硝子股份有限公司(Asahi Glass Company)申請一種供製作半導體絕緣膜之研磨的研磨劑組成物專利[1]，係使用具有C-Si鍵與Si-O鍵之有機矽材料。該研磨劑組成物係含有水與選自鈰以外之稀土氫氧化物、稀土氟化物、稀土氟氧化物、稀土氧化物之特定稀土化合物的粒子，其中上述特定稀土化合物之粒子為選自La2O3、La(OH)3、Nd2O3、Nd(OH)3、Pr6O11、Pr(OH)3及CeLa2O3F3之組合中其中一種稀土化合物。

該專利係涉及半導體積體電路中用於層間絕緣之平坦化研磨的研磨劑組成物，含水與特定稀土類化合物之粒子的研磨劑組成物可使半導體積體電路製造步驟中有效平坦化具C-Si鍵與Si-O鍵之有機矽材料構成之絕緣膜，實現高度研磨速度，並減少研磨表面的裂化、刮傷、膜剝離等缺陷，用以製造半導體積體電路中具低介電常數、良好表面平坦性的絕緣膜，如圖一所示之層間絕緣膜(3)之截面經研磨後實現被平坦化的研磨表面(6)。

圖一、半導體積體電路用絕緣膜透過含特定稀土類化合物研磨劑研磨後之狀況

圖片來源：美國專利公告號US7378348B2

半導體元件製程在形成金屬內連線的技巧上經歷了重要的改變。過去，常使用鋁作為金屬內連線並以二氧化矽做為介電層。之後，較佳係以銅作為金屬內連線，並使用包括無機或有機的低介電常數(low dielectric constant,low-k)材料。而銅內連線的形成方式通稱為單鑲嵌與雙鑲嵌製程。然而，銅雖有其優點，卻很容易擴散至用於半導體元件製造的介電材料中，半導體元件中之銅擴散至介電材料中會造成可靠度上的問題(例如短路)。因此，典型的方式係於作為導體及導線的銅與半導體元件的介電材料之間形成一擴散阻障層。該擴散阻障層典型地形成於銅內連線之溝槽及介電洞之底部或側壁，以避免銅擴散至週圍二氧化矽或其他介電材料中。

不幸地，傳統擴散阻障材料對銅之黏著力差且會剝離，因而產生不良之界面特性。因此在其半導體元件及其製作方法中，會沉積一高溫超導體層於該阻障層上，且該高溫超導體層材料包括鋇銅氧以及一稀土元素(稀土鋇銅氧)，而該稀土元素以釔(yttrium)特別合適，例如釔鋇銅氧。最後再沉積一導電金屬並覆蓋該高溫超導體層以作為導線或半導體元件內連線。如台積電專利[2]所主張之一種半導體元件(圖二)，包括：一介電層(12)，其中定義有至少一孔隙；一阻障層(18)，沿著該至少一孔隙之底部及側壁形成；一高溫超導體(High Temperature Superconductor, HTS)層(20)，順應性的形成於該至少一孔隙中之該阻障層(18)上；以及一金屬或金屬合金，填充於該介電層(12)之該孔隙中。其中，高溫超導體層(20)較佳係以釔鋇銅氧以類似三明治結構被夾於擴散阻障層(18)及鉭層(22)之間。從而該高溫超導體層(20)具有良好的黏著力以及在孔隙、溝槽或介層孔之寬度低於300時仍能提供低電阻。

圖二、半導體元件結構

圖片來源：台灣專利號TWI319215B，芮嘉瑋改繪

在半導體製造過程中，為了使n型場效電晶體與p型場效電晶體具有低臨界電壓，可使用不同濃度的稀土金屬基(rare-earth metal based)摻質來摻雜n型場效電晶體與p型場效電晶體閘極結構的高介電常數閘極介電層。稀土金屬基摻質的不同濃度可在n型場效電晶體與p型場效電晶體閘極結構中產生具有變化偶極濃度的偶極層。舉例來說，台積電申請一種具有奈米結構之半導體裝置的製造方法專利[3]，該製造方法至少包括：沉積圍繞奈米結構通道區的高介電常數介電層；以及使用稀土金屬基摻質並分別以不同的稀土金屬基摻質濃度對高介電常數介電層進行二次摻雜步驟。稀土金屬基摻質包括諸如氧化鑭(La2O3)、氧化釔(Y2O3)、氧化鈰(CeO2)、氧化鐿(Yb2O3)、氧化鉺(Er2O3)等稀土金屬氧化物。高介電常數閘極介電層可具有不同的稀土金屬基摻質濃度，且該稀土金屬基摻質濃度介於0.1原子百分比至15原子百分比之間。

如圖三所示，沿著垂直軸(Z軸)穿過高介電常數閘極介電層128N1-128N3與128P1-128P3，繪示出高介電常數閘極介電層中稀土金屬基摻質的摻雜輪廓，稀土金屬基摻質在高介電常數閘極介電層(128N1-128N3及128P1-128P3)接近界面氧化物層的區域中，可具有較低的濃度。

圖三、高介電常數閘極介電層中稀土金屬基摻質的摻雜輪廓

圖片來源：台灣專利號TW202205360A

鐵電場效應電晶體（ferroelectric field effect transistor，FE-FET）是包含鐵電材料的電晶體，且鐵電材料包夾在裝置的閘極電極與源極-汲極導電區之間。台積電發明一種包含氮化鋁鈧(AlScN)合金的鐵電材料電晶體裝置[4]，結構包含閘極層(141)、結晶通道層(120)、鐵電層(131)以及源極和汲極(圖四)。其中，鐵電層(131)係由鋁、稀土元素鈧(Sc)以及氮所組成，且該鐵電層(131)具有大於22%但小於50%原子百分比之鈧(Sc)含量的氮化鋁鈧(AlScN)層。氮化鋁(AlN)本身具有纖鋅礦晶體結構且具有強自發極化和壓電效應，再將一定量的稀土元素鈧(Sc)引入到氮化鋁(AlN)中形成的鐵電材料，可增大壓電效應，同時維持纖鋅礦結構。

在半導體領域，為了獲得高密度晶片，採用三維結構是發展方向之一，例如具有多層堆疊結構的記憶體晶片是目前高密度存儲技術的重要技術趨勢。北京清華大學申請一種具有稀土氧化物的半導體結構專利[5]，如圖五所示，包括：半導體襯底(100)；以及形成在半導體襯底(100)上的交替堆疊的多層絕緣氧化物層(201)、(202)……(20x)和多層單晶半導體層(301)、(302)……(30x)。其中，與半導體襯底(100)接觸的絕緣氧化物層(201)的材料為稀土氧化物或者二氧化矽，其餘的絕緣氧化物層(202)至(20x)的材料為單晶稀土氧化物。藉由絕緣氧化物層和單晶半導體層之間的晶格匹配，在單晶半導體層上形成單晶稀土氧化物層的半導體結構，可以顯著降低半導體結構的晶體缺陷，從而有利於在該半導體結構上進一步形成高性能、高密度的三維半導體裝置，實現高密度三維積體電路。

圖五、具有稀土氧化物的半導體結構示意圖

圖片來源：美國專利公告號US9105464B2

稀土元素在大多數電子設備的製造中發揮著不可或缺的作用。稀土材料短缺、價格上漲問題，將會讓許多電子零組件的生產受影響，不斷上漲的價格也會影響半導體供應鏈中的每一個後續步驟。半導體產業供應鏈從半導體拋光使用的研磨液，到高階high-k介電質使用的氧化物，都嚴重依賴稀土金屬自然資源。COVID-19削弱的供應鏈、價格飆升的需求以及中美兩國之間政治緊張的相互作用下，中國以外的替代性稀土供應來源，被認為是國際間權衡之下的解決之道。供應短缺使得稀土材料價格水漲船高，但開採這些礦藏未必符合經濟效益。台灣有很強的半導體大廠，但很少有稀土產業。稀土料源或可尋求國內貿易商或代理商進口，在淨零碳排趨勢下，永續發展成為顯學，以循環經濟理念發展稀土回收，有助企業實現環境、社會及公司治理的ESG目標。

US7378348B2, Polishing compound for insulating film for semiconductor integrated circuit and method for producing semiconductor integrated circuit, Asahi Glass Company & Seimi Chemical Co. Ltd., Patent issued on 2008 May 27.
TWI319215B，半導體元件及其製作方法，台灣積體電路製造股份有限公司，專利公告日2010年1月1日。
TW202205360A，半導體裝置的製造方法，台灣積體電路製造股份有限公司，專利公開日2022年2月1日。
US20210391471A1, SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME, Taiwan Semiconductor Manufacturing Company, Patent publication on Dec. 16, 2021.

【本文僅反映專家作者意見，不代表本報及其任職單位之立場。】